PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-074989

(43)Date of publication of application: 14.03.1990

(51)Int.CI.

G09G 3/20

G02F 1/133 G09G 3/36

(21)Application number: 63-225561

(71)Applicant: FUJITSU LTD

(22)Date of filing:

10.09.1988

(72)Inventor: OKI KENICHI


YANAI KENICHI

TAKAHARA KAZUHIRO

(54) DRIVING METHOD FOR ACTIVE MATRIX TYPE DISPLAY DEVICE

(57)Abstract:

PURPOSE: To lower a voltage value of negative polarity applied to a gate by applying an address voltage to a scan bus line, and thereafter, applying an intermediate voltage between the address voltage and a non-address voltage. CONSTITUTION: When an address voltage Vgon is applied to a scan bus line 2, a TFT 3 whose gate G is connected to its scan bus line 2 becomes an ON state. Subsequently, after its address voltage Vgon is applied, a voltage Vm which is selected to a relation of Vgon > Vm > Vgoff (non-address voltage) is applied. When this voltage Vm is applied, the address voltage Vgon is applied to the scan bus line 2 of a rear position in the scanning direction, therefore, a gate - drain voltage of the TFT 3 in which the voltage Vm is applied to the gate G becomes Vm - Vgon. In this case, since there is a relation of Vm > Vgoff, the gate - drain voltage becomes smaller than before. In such a way, a negative polarity voltage applied to the gate G of the TFT 3 is reduced, and a shift in the negative direction of a threshold voltage can be suppressed.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

公開特許公報(A)

⑤Int.Cl.⁵

識別記号

庁内整理番号

平成2年(1990)3月14日 · 43公開

G 09 G G 02 F

.550

6376-5C 8708-2H 8621-5C

未請求 請求項の数 1 (全10頁) 塞查請求

60発明の名称

G 09 G

アクテイプマトリクス型表示装置の駆動方法

昭63-225561 頭 ②特

22出 頤 昭63(1988) 9月10日

明 ⑫発

m. .

蛩

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

- . . . 内 . . .

健 明 @発 老

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

明者 @発

博

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

勿出 顋 人

富 士 通 株 式 会 社 神奈川県川崎市中原区上小田中1015番地

弁理士 柏谷 昭司 倒代 理 人

外1名:

アクディブマトリクス型表示装置の駆動方法 2 特許請求の範囲

一方の透明基板上に、衷示電板(1)と、スキ ャンパスライン (2) と、隣接するスキャンパス ライン (2) 間にゲード (G) とドレイン (D): とが接続され、前記衷示電極 (1) にソース (S) が接続された薄膜トランジスタ (3) とを形成 し、他方の透明基板上に、前記スキャンパスライ ン (2) と直交する方向に延長し、且つ前記表示 電極(1)、と対向する共通電板(4)をデータバ スラインとして形成し、前記表示電極(1)と前 記共通電極(4)との間に表示媒体を封入したゲ ート接続対向マドリクス構成のアグティブマトリ クス型衷示装置の駆動方法に於いて、

前記スキャンパスライン (2)に対して、前記 薄膜トランジスタ (3) をオンとするアドレス程 圧(Vgon)を印加した後、走査方向の後位に 隣接するスキャンパスライン (2) に前記アドレ

ス電圧 (Vgon) を印加するタイミングに、前 記アドレス電圧(Vgon)と非アドレス時の電 圧 (Vgo.f.f.) との中間の電圧 (Vm) を印加

ことを特徴とするアクティブマトリクス型表示 装置の駆動方法。

3 発明の詳細な説明

(概要)

ゲート接続対向マトリクス構成のアクティブマ トリクス型表示装置の駆動方法に関し、

薄膜トランジスタの閾値電圧の負側への変化を 抑制して駆動することを目的とし、

一方の透明基板上に、表示電極と、スキャンパ スラインと、隣接するスキャンパスライン間にゲ ートとドレインとが接続され、前記表示危極にソ ースが接続された薄膜トランジスタとを形成し、 ・他方の透明基板上に、前記スキャンパスラインと 直交する方向に延長し、且つ前記表示電極と対向 する共通電極をデータバスラインとして形成し、 前記表示電極と前記共通電極との間に表示媒体を、 封入したゲート接続対向マトリクス構成のアクティブマトリクス型表示装置の駆動方法に於いて、前記スキャンバスラインに対して、前記薄膜トランジスタをオンとするアドレス電圧を印加した後、走査方向の後位に隣接するスキャンバスラインに前記アドレス電圧を印加するタイミングに、前記アドレス電圧と非アドレス時の電圧との中間の電圧を印加して駆動する。

(産業上の利用分野)

本発明は、ゲート接続対向マトリクス構成のア クティブマトリクス型表示装置の駆動方法に関す るものである。

アクティブマトリクス型表示装置は、スキャンバスラインとデータバスラインとの交点にそれぞれ薄膜トランジスタ等のスイッチング素子を介して表示素子 (画素) を接続したもので、各表示素子を独立的に駆動することができるから、表示容量を増大した時にも、単純マトリクス型表示装置に於ける駆動デューティ比の低下の問題等が生じないものである。しかし、環膜トランジスタ等の

スイッチング素子の特性が変化した場合には、表示特性に影響を及ぼすものであるから、このような特性変化を抑制して、長期間安定な表示を行わせることが要望されている。

, (従来の技術)

ゲート接続対向マトリクス構成のアクティブマキリクス機成の明図に示示ススを置し、第4図の説明のかカラススを表し、カーカー・ファックを表し、スキャンスタターと、スタックでは、カーコー・ファックを表し、スタックでは、カーコー・ファックでは、カーコー・ファックでは、カーコー・ファックでは、カーコー・ファックでは、カーコー・ファックでは、アークを表し、アークを表し、アークを表し、アークを表しまします。

V d 2. ・・・をデータバスライン3.4-1.3 4-2. ・・・に印加し、例えば、フレーム毎に データ電圧 V d 1. V d 2. ・・・の極性を反転 するものである。

第5図は前述のアクティブマトリクス型表示装置の分解斜視図であり、一方のガラス基板36上に、カーカのガラスを板36上に、カーカンパスライン32間に、アドT33のゲートGとドレイン32間に、アドT33のゲートGとドレインとを接続し、ソースSを表示電極31に接続し、ンクスを接続し、スキャンパスライとに表示電極31に接続したとうのガラス基板37上に、表示電極31と共通電極31と共通電極231と共通電極31と共通電極31と共通電極31と共通電極31と共通電極31と大もの間に表示媒体として液晶を封止したものである

第6図は動作説明図であり、Vdはデータ電圧、V。はTFT33のゲート電圧、V。はTFT33のゲート電圧、V。はTFT33のソースでに、V。-V。はTFT33のゲート・ドレイン間電圧を示す。又Fは1フレームの期間、V8

onはTFT33をオンとする為の電圧、Vr.
Vr・はオン直前の電圧で、データ電圧の印加極性に従って選定されている。又VgoffはTFT33をオフとする為の電圧である。
第4図に示す走査ベルス電圧Vg1、Vg2、・・は簡略化の為に、TFT33をオンとする為の電圧Vgonと、その直前の電圧VgcLとか

ら構成した場合を示すのもであるが、フレーム Fe-

任にデータ電圧 V d の極性を反転するから、それに対応して、電圧 V g c を、第6 図に於いては、電圧 V r ・としたものである。例えば、スキャンパスラインの本数を 4 0 0、1 走査時間を 4 0 μ S、フレーム 周波数を 6.0 H z とした時、 V g o f f = -1 0 V、 V g o n = +1 5 V とし、又 V r = +5 V、 V r ・= -5 Vに選定することができる。なお、第4 図に於ける電圧 V g c は、 V g c = V r ・= 0 V とした場合に相当し、データパスライン 3 4 - 1 、 3 4 - 2 、・・に印加したデータ電圧 V d は、表示素子 3 5 に

は、Vd-Vgcとして印加されるから、表示素 子35に印加するデータ電圧の基準の電圧と見做 すことができる.

第6図に於いて、例えば、正極性のデータ電圧 Vdを印加するフレームの時刻も1に、データバ スライン34-1にデータ電圧+Vdを印加し、 スキャンパスライン32-1に電圧Vgonを印 加し、そのスキャンパスライン32-1に隣接す るスキャンパスライン32-2に電圧Vェ'を印. 加し、他のスキャンパスライン32~3. 32-4. ・・・には電圧Vgof[を印加すると、ゲー - FCがスキャンパスライン32-1に接続され たTFT33のゲートGに印加される電圧はV.8 on、そのTFT33のドレインDに印加される 毎日はVェ'となり、それぞれV。, V。に於け る時刻tlの電圧となるから、ゲード・ドレイン 間電圧 V a - V a は、 V g o n - V r ' (= 1 0 FT33のソースSは、ドレインDと等しい電位 Vェ!となり、衷示素子35には、データバスラ

イン3.4.-1.に印加された電圧+VdとVr'と の差の電圧が充電されることになる。

次の時刻 t.2では、スキャンパスライン32-1に位圧Vgo!!、スキャンパスライン32-2 に電圧 V g o n 、スキャンパスライン 3 2 - 3 に電圧 V r.'が印加されるので、ゲートGがスキ ャンパスライン32-1に接続されたTFT33 のゲート・ドレイン間電圧V。-V。は、Vgo 11-Vgon (-25V) となり、そのTFT 33はオフとなる。

次の時刻 t 3では、スキャンパスライン 3 2 -1. 32-2に低圧Vgo「「が印加されるから 、ゲートGがスキャンパスライン32-1に接統 されたTFT33のゲート・ドレイン間電圧V。 - V , t, V g o f f - V g o f f (- 0 V) & なり、そのTFT33はオフ状態を継続する。そ して、TFT330ソースSの電位は、データバ V)となり、そのTFT33はオンとなって、Ti. スライン(共通電極)に印加されるデータ電圧に 対応して変化する。

又次の負極性のデータ電圧を印加するフレーム

の時刻 6.1 'では、スキャンパスライン3.2 - 1. に重圧Vgon、スキャンパスライン32~2に 電圧Vrが印加され、データパスライン34-1 に例えばーVdが印加される。従って、ゲートG がスキャンパスライン32~1 に接続されたTF T33のゲート・ソース間電圧V。一V。は、V g o n - V r (= + 1 0 V) となり、そのTFT ... 3 3 はオンとなって、そのTFT 3 3 のソース S. の電位はドレインDと等しい電位となり、表示素 子35にはデータパスライン34-1に加えられ たデータ電圧・VdとVェとの差の電圧が充電さ

次の時刻 t 2 'では、スキャンパスライン32 -1に電圧Vgoll、スキャンパスライン32. - 2 に電圧 V g o n 、スキャンパスライン32- . 3 に電圧 V r が印加されるから、ゲートC がスキ ャンパスライン32-1に接続されたTFT33 のゲート・ソース間電圧Vc-V。は、正極性の データ電圧を印加するフレームの場合と同様に、 Vgoff-Vgon (=-25V) となり、そ

のTFT33はオフとなる。

次の時刻t3'では、前フレームの場合と同様 . に、スキャンパスライン32~1.32-2に筺 圧 V g o f f が印加されるから、ゲートCがスキ ニャンパスライン32~1に接続されたTRT33 のゲート・ソース間電圧V。-V。は0Vとなり 、オフとなる。 ٠.;

前述のように、順次走査パルス電圧 V g 1, V g 2, ・・・を、スキャンパスライン 3 2 - 1. 32-2,・・・に印加し、表示データに従った データ電圧 V d 1 , V d 2 , · · · をデータパス . . . ライン34-1,34-2,・・・に印加するこ とにより、表示駆動を行うことができる。

(発明が解決しようとする課題)。

アクティブマトリクス型表示装置に於ける工具 Tは、多結晶シリコン或いはアモルファスシリコ ンを用いて構成される場合が一般的であり、例え ば、アモルファスシリコンを用いて構成したTF Tは、400 で以下の低温プロセスで製作するこ とが可能であるから、安価なガラス基板上に形成 しかし、このTFTの閾値電圧は、ゲート電圧 を正極性とした時正方向にシフトし、負極性とし た時負方向にシフトする。例えば、ゲート電圧を 負極性として100時間後の閾値電圧の変化(負 方向への変化)を測定したところ、第7図に示す 結果が得られた。即ち、ゲート電圧を負極性とし て大きくするに従って、閾値電圧の変化分は急激 に大きくなる。

このような関値電圧の変化は、正極性のゲート 電圧の場合はその約2乗に比例し、負極性のゲー 前述のゲート接続対向マトリクス構成のアクティブマトリクス型表示装置に於いては、隣接スキャンパズラインに電圧Vgoffを印加した時、TFT33はオフ状態を維持する必要があり、その場合には、TFT33のゲート・ドレイン間電圧は0Vとなる。即ち、TFT33の閾値電圧は0V以上の正極性電圧であることが必要である。しかし、第6図に示すように、走査パルス電圧が印加された直後に於いては、時刻t2. t2 ・ に 於けるように、負極性のゲート・ドレイン間電圧

ト電圧の場合はその3~4:乗に比例することが知

られている。又時間の経過と共に閾値電圧が変化

し、時間の対数の2乗に比例することが知られて

いる。

ることになる。又時刻 t 1 , t 1 * に於いては正 極性のゲート電圧が印加されるから、TFT33 の閾値電圧が正方向に変化することになる。

加した時の閾値電圧の変化が大きいものであり、

となり、TFT33の閾値電圧が負方向に変化す

しかし、前述のように、負極性ゲート電圧を印

例えば、ゲート・ドレイン間電圧が - 2 5 Vとなると、関値電圧は 1 0 0 時間後に、 0.9 V負方向に変化する。又時間の経過と共に更に変化するがあり、このようなTFT33が含まれていると、ゲート・ドレイン間電圧が 0 Vの時に完全にオフ状態とすることができなくなり、表示領度が低下する等の欠点が生じる。

本発明は、確膜トランジスタの関値電圧の負例 への変化を抑制して駆動することを目的とするものである。

(課題を解決するための手段)

本発明のアクティブマトリクス型表示装置の駆動方法は、薄膜トランジスタのゲートに印加される負極性の電圧を低減して駆動するもので、第1 図を参照して説明する。

一方のガラス等の透明基板(図示せず)上に、 表示電極1と、スキャンパスライン2と、隣接す るスキャンパスライン2間にゲートGとドレイン Dとが接続され、表示電極1にソースSが接続さ れた薄膜トランジスタ3とを形成し、他方のガラ ス等の透明基板 (図示せず) 上に、スキャンパス ライン2と直交する方向に延長し、且つ表示電極 1と対向する共通電極 4 をデータパスラインとし て形成し、表示電極1と共通電極4との間に表示 媒体を封入して表示素子5としたゲート接続対向 マトリクス構成のアクティブマトリクス型表示装 潭の駆動方法に於いて、スキャンパスライン2に 対して、薄膜トランジスタ3をオンとするアドレ ス電圧Vgonを印加した後、走査方向の後位に 隣接するスキャンパスライン2に、アドレス電圧・ Vgonを印加するタイミングで、アドレス電圧 Vgonと非アドレス電圧Vgollとの中間の 電圧Vmを印加して駆動するものである。

"(作用)"

スキャンパスライン 2 にアドレス電圧 V g o n を印加することにより、そのスキャンパスライン 2 にゲート G が接続されたTFT 3 はオン状態と なる。そして、そのアドレス電圧Vgonを印加 した後、Vgon>Vm>Vgo!1の関係に選っ 定された電圧Vmを印加する。この電圧Vmを印ぐ 加した時、走査方向の後位のスキャンパスライン 2にはアドレス健圧Vgonが印加されるから、 電圧VmがゲートGに印加されるTFT3のゲー ト・ドレイン間電圧は、Vm-Vgonとなる。 Vm>Vgoilの関係があるから、ゲート・ド レイン間電圧は、従来例よりも小さくなる。従っ て、TFT3のゲートGに印加される負極性電圧 を低減し、関値電圧の負方向へのシフトを抑制す ることができる。なお、アドレス電圧Vgon印 加直前の電圧Vェは、データ電圧Vd1, Vd2 . ・・・水表示素子5にVdiVrとして印加さ れる為のデータ電圧の基準の電圧である。 (実施例)

以下図面を参照して本発明の実施例について詳 細に説明する。

第2図は本発明の実施例の説明図であり、V。 はTFT3 (第1図参照) のゲートGに印加された。 る電圧、即ち、スキャンパスライン 2 に印加される電圧、V。はTFT 3 のドレインDに印加される電圧、即ち、前記スキャンパスライン 2 に走査方向の後位に隣接するスキャンパスライン 2 に印加される電圧を示す。又V。 - V。は、TFT 3 のゲート・ドレイン間電圧を示す。

又VgonはTFT3をオンとする為のアドレス電圧、VgoffはTFT3をオフとする為のアドレキアドレス電圧、Vm、Vm、はアドレス電圧Vgonの直後に印加する電圧で、Vgon>Vm>Vgoffの関係に選定されている。又Vr・Vr・はアドレス電圧Vgon直前に印加する電圧である。例えば、Vgon=+15V、Vr=+5V、Vr・=-5V、Vgoffー-10V、Vm=-5V、Vm・=+5Vとすることができる。

スキャンパスライン2に、時刻t0にVr、時刻t1にVgon、時刻t2にVm、時刻t3以降はVgoffを印加し、次のフレームFの時刻t0'にVr'、時刻t1'にVgon、時刻t

2 ' に V m ' 、時刻 t 3 ' 以降は V g o f f を印加し、そのスキャンパスライン 2 に隣接するスキャンパスライン 2 に、時刻 t 0 に V g o f f 、時刻 t 1 に V r '、時刻 t 2 に V g o n 、時刻 t 3 に V m ' を印加し、時刻 t 4 以降は V g o f f を印加し、次のフレームの時刻 t 1 ' に V r 、時刻 t 2 ' に V g o n 、時刻 t 3 ' に V m 、それ以降 は V g o f f を印加する。

 gon=-10Vとなる。。,

ゲート G に印加される負極性の電圧が-20V の時、100 時間経過で閾値電圧の負方向の変化が約0.3V (第7図参照) となり、従来例に比較して署しく低減できることになる。

アドレス電圧Vgon印加直前及び直後の電圧Vr,Vr,Vm,Vm,Vm,をそれぞれ同一の電圧とすることも可能であり、又図示のように、電圧Vr=Vm'、Vr'=Vmとすることも可能である。

第3図は本発明の実施例のプロック図であり、
11はゲート接続対向マトリクス構成のパネル、
12はスキャンバスライン、13はデータバスライン、14a、14bはデータバスドライバ、
15a、15bはスキャンバスドライバ、16a、16bはシフトレジスタ、17a、17bはパッファ増幅器、18a、18bは電圧V1、V2、V3を切替信号に従って切替出力する切替にファンスを切替信号に従って切替出力する切替にであって、スキャンバスライン12とデータバス。ライン13との奇偶対応にドライバを分離して設

けた場合を示す。

切替回路 1 8 a . 1 8 b により切替出力する電 E V 1 ~ V 3 は、例えば、V r = V m '、 V r ' - V m とした場合に於いて、V 1 = V g o n (+ 1 5 V) . V 2 = V r (+ 5 V) , V 3 = V m (- 5 V) とすることができる。又 V g o f f (-1 0 V) は、スキャンパスドライバ 1 5 a , 1 5 b に加えられる。

がスキャンパスライン12に加えられ、非選択の パッファ増幅器17a、17bからは、非アドレ ス低圧Vgo!!がスキャンパスライン12に加 えられる。

例えば、第2図に於ける時刻 t 1 に、切替回路 1 8 a は 電圧 V 1 (V g o n) を切替出力し切切替出力し、切替出力し、切替出力し、切替出力し、切替出力し、シフトレジスタ 1 6 a の出力信号スキャン 1 2 にでドレスタ 1 6 b ののの出数 1 7 b からは、それぞれ非アドレスな 1 7 b からは、それぞれ非アドレスな 1 7 c に (-10 V) を第3番目以降のスキャンパスライン 1 2 に 即加する。

次の時刻 t 2 では、切替回路 1 8 a は電圧 V 3 (V m = V r *) を切替出力し、切替回路 1 8 b は電圧 V 1 (V g o n) を切替出力する。又シフ

又次のフレームに於いて、時刻 t 1 'に、切替 回路 1 8 a は電圧 V 1 (V g o n) を切替出力し、切替回路 1 8 b は電圧 V 2 (V r = V m ') を切替出力し、シフトレジスタ 1 6 a. 1 6 b の出力信号に従って、第 1 番目のスキャンバスライン 1 2 に、アドレス電圧 V g o n (+ 1 5 V) を印加し、第 2 番目のスキャンバスライン 1 2 に、電圧 V r (+ 5 V) を印加する。

次の時刻:2 1 に、切替回路 1 8 a は延圧 V 2

(Vェ=Vm・) を切替出力し、切替回路1.8 b は電圧V1 (Vgon) を切替出力したフトレジスタ16a、16bの出力信号に従って、第電と第3番目のスキャンバスライン12にアドレス電圧Vgonとサヤンバスライン12にアドレス電圧Vgonを印加する。以下でして、「10 V)を印加する。以下でして、「10 V)を印加する。以下でして、「10 V)を印加する。以下でして、「10 V)を印加する。以下でして、「10 V)を印加する。は近では、「10 V)を印加するスキャンバスラインに、電圧Vgonを印加する。

従って、ドライバの構成を特に複雑化することなく、TFT3の閾値電圧の負方向への変化を抑制することができ、表示品質の経年劣化を低波することができる。

(発明の効果)

以上説明したように、本発明は、スキャンバス


4 図面の簡単な説明


第1図は本発明の原理説明図、第2図は本発明の実施例の説明図、第3図は本発明の実施例のプロック図、第4図は従来例の説明図、第5図は従来例の分解斜視図、第6図は従来例の動作説明図

、第7図はゲート電圧印加による関値電圧変化の 説明図である。


1 は表示電極、 2 はスキャンパスライン、 3 は TFT、 4 は共通電極、 5 は表示素子、 G はゲート、 S はソース、 D はドレイン、 V g 1 , V g 2 , ・・・ は走査パルス電圧、 V g o n はアドレス 電圧、 V g o f f は非アドレス電圧、 V m は電圧 、 V d 1 , V d 2 , ・・・ はデータ電圧である。

> 特許出願人 富士通株式会社 代理人弁理士 柏 谷 昭 司 代理人弁理士 渡 邊 弘 一






本発明の実施例の説明図 第 2 図





データバスドライバ 15b 15a SCK1 シフトレジスタ SCK2 17a Vg off Vg off 146 切 ٧1_ : 替· 替回路 V 2 V 2-18b ٧3-切替信号 切替信号

本発明の実施例のブロック図 第3図



が従来例の分解斜視図 第 5 図





ゲート電圧印加による関値電圧変化の説明図 第一7 図 2000